杭州康芯推出的现代计算机组成原理/设计实验开发系统参考了国外著名大学计算机组成与设计实验系统的功能与结构，代表了全新的符合国外知名高校同类学科的计算机组成原理实验理念，为实验者提供了先进的学习平台，克服了传统实验中单纯基于原理验证模式的，与实际工程技术脱钩，学用脱节，甚至误导的缺陷；让学生有机会接触到最新的计算机组成与设计方面的知识，使理论学习与工程设计相结合，知识传授与自主创新能力培养相结合，同时也与国际上大多数高校的计算机组成原理课实验内容与方法接轨。

★ GW48-CP系列的优势与特色：

◇ 在计算机设计方面能强化专业特色。目前国内不少计算机专业本科生就业率堪忧，症结何在？事实上本科计算机专业的课程，高职高专中也类同；而本科电子、通信、自动化等专业也有同类课程；显然在职场上，前者待遇要求不高，后者专业特色明显，而计算机专业学生将处于不利地位。竞争世界，特色乃生存根本！目前计算机专业课程设置和实验内容殛需改革！

◇ 规范而完整的配套教材。配套教材：《现代计算机组成原理》“十一五”国家级规划教材”,国家级精品教材（说明国家级精品教材评审专家对于该教材中的教学理念、教学内容、实验内容和实验模式的认可与推荐），含教材配套教学课件和实验课件，示例丰富，多数基于SOC片上系统设计理念。

该教材也在一定程度上解决了国内本科计算机专业教学中普遍存在并亟待解决的弊端：只学软件设计不学硬件设计、只学软件计算机语言不学硬件计算机语言、只学使用计算机而不学设计计算机。

◇ 满足现代计算机工程的必要条件。无论是传统8位验证性模型计算机设计，还是自主CPU设计，乃至32位嵌入系统设计，都能由单一FPGA实现，这与现代SOC片上系统设计技术相吻合。

◇ 实验内容面向工程实际。这使学生不仅仅了解计算机的工作原理，更能自主设计，培养人才市场急需的自主创新型人才。

◇ 能完成计算机体系结构相关实验。除能完成基于EDA的计算机组成实验外，还能完成计算机体系结构课程相关的实验。

◇ 提供实现满足工程实际的IP核。如MAMTOR公司的8086/8088 8255 IP核,8051/8052核，ALTERA的32位NiosII核等，以现代全新的技术和方式完成实验与设计。

◇ 能完成现代计算机组成原理课的前期课程及实验。即包括实现硬件描述语言HDL教学实验的全部内容。

◇ 将毕业设计内容与工程需求同就业需求相结合。使学生能与现代电子工程技术0接触，为毕业设计学生提供面向工程实际，自主设计和创新开拓的题目，使求职者拥有更雄厚的就业资本，使学生一跨出校门就拥有社会急需的竞争力

★ 传统/现代计算机组成原理实验系统性能特点比较

结构与功能特点	传统计算机组成原理实验系统	现代计算机组成原理实验系统
◆实验特点	本身仅为验证性模型，与真实的计算机设计无关，更无法完成创新型实验	真实反映现代计算机设计工程实现原理、测试方法和设计技术，容易完成自主实用型设计实验
◆结构特点	由规模不等的离散集成电路块（也包括部分孤立的CPLD/FPGA）等器件构成CPU模型。	整个CPU，甚至嵌入式系统核，RAM、ROM，各类通信接口，DMA，中断控制器、算法加速器等都可在单片FPGA中实现。
◆CPU指令与微指令存储与形成方式	通过外部ROM或EEPROM构成，指令的数量和微指令的宽度受到限制，难以扩展，CPU模型结构被限制。且非真实CPU结构形式。	既可以采用传统的ROM或EEPROM存储，又可以采用FPGA中的EAB嵌入式方式，构成单片系统，更符合现代CPU设计理念和工程实现途径。
◆CPU指令和微指令的实现方式	手工设计、画微指令流程图；手工（烧写或键入）输入方式实现。设计效率低、可靠性低，调试困难。涉及的技术无实用意义。	利用计算机输入，形成专用文件格式，由EDA工具自动配置进FPGA中设定的RAM、ROM中，便捷、高效、实用，规范。实验中涉及的技术有实用意义。
◆可用硬件资源	硬件资源非常有限，且结构固定，不便于系统扩展、设计思路受限制，学生有创意的设想无从得到验证	采用数十万甚至数百万门规模的大型FPGA，可利用资源极丰富，灵活，设计者可根据需要反复调整和改变电路结构，容易激发学生的自主创新型思维。且其方法能直接用于工程。
◆观察CPU内软硬件工作情况及排错	通过有限的发光二极管和数码管设置观察点，难以观察指令执行的细节情况，如竞争、毛刺等，排错困难。	除外部液晶屏显示外，还能在PC上对整个软硬件系统进行时序仿真，及通过JTAG口使用嵌入式逻辑分析仪对CPU内部任意点，完成实时测试和观察。
◆实验方式	手工硬件连线，费时费力，效率低、可靠性差，排错难。也不符合实际工程。	布线布局由计算机完成，并自动检测排错，现场配置，可靠性高，无寿命限制
◆设计可移植性	由于需当场连线，故功能模型无可移植性和保存性，且必须完全依赖于实验系统，无法给出有特色的设计。	由于能在计算机上实现SOC单片系统，故可保存，可移植，可在自己的PC上设计和软硬件仿真。最后到实验室在实验系统上作硬件测试即可
◆嵌入式模块利用	无法利用嵌入式模块完成设计，然而这是现代计算机设计所必须的。	如NiosII核、8051核、8086/8088核及UART、VGA、DMA、SDRAM控制核等等
◆可扩展和升级性	由于既定结构的限制，无法随技术的发展而扩展升级	由于由单片FPGA实现，CPU结构，总线宽，接口模式等扩展和升级方便
◆多用途性	只能对计算机组成原理作传统方式的验证性实验，功能单一、模式落后，国外计算机专业早已抛弃	除可实现现代计算机组成原理实验外，还能进行EDA实验、SOPC实验、硬件描述语言实验、电子设计竞赛培训、实用CPU或单片机设计等等。
◆体系结构实验	完全不能实现计算机体系结构方面的实验	十分容易完成，因为单片大规模FPGA是计算机体系结构实验的不二选择
◆嵌入式系统设计	由于无法接纳大规模IP核，故软硬件设计都无可能	完全能容易地实现且具有广泛的实用价值和现代计算机研究价值

系统配置：
◇ GWA3C40A适配板资源：FPGA为400万门的EP3C40Q240，4个PLL嵌入式锁相环，可倍频至1300MHz；能实现更大规模的基于计算机系统设计、大规模CPU设计、计算机IP核设计应用等实验； 16M配置Flash；、EPM3032A CPLD；
◇ 接口资源1：JTAG调试口、USB接口、PS/2键盘接口、PS/2鼠标接口；VGA控制模块与接口（含多则清华大学计算机专业学生在此系统上的自主设计实验演示项目）；
◇ 接口资源2：以太网口、RS232串口2个、SD卡接口、20MHz时钟源（可倍频到300MHz）、语音采样口；
◇ 接口资源3：24位Audio CODEC立体声输出口、MIC模拟输入口、高速时钟口、IO扩展口、超高速DAC及ADC板接口；蜂鸣器；
◇ Multi-task Reconfiguration智能电路结构；该电路结构能仅通过一个键，完成纯电子切换（有的产品只能通过许多机械开关手动切换）的方式选择十余种不同的实验系统硬件电路连接结构，大大提高了实验系统的连线灵活性，但又不影响系统的工作速度（手工插线方式虽然灵活，但会影响系统速度和电磁兼容性能，不适合高速FPGA/SOPC等计算机系统设计实验）。

注，本公司设备采用的Multi-task Reconfiguration技术已被广泛应用，如虚拟仪器、通用编程器等。使系统的灵活性和高速特性两方面都得到了充分的满足，越来越得到广大用户的认可和欢迎。
◇ 显示资源：240X128点阵型液晶屏、用于IP核实验的2行X16字字符型液晶屏、8发光管、扫描式智能译码数码显示电路模块，直通非译码、BCD译码、16进制译码显示模块、完成图象或文字显示的VGA接口；
◇ 电源资源：标准+/-12V、5V、3.3V、2.5V，1.5V混合电压功率输出电路模块、过载保护开关电源；
◇ 时钟资源：含4组20MHz至1Hz标准频率宽频标准信号源；
◇ 下载模块：USB-Blaster2 JTAG编程下载器、单片机编程口ByteBlasterII;
◇ 控制资源：10键可输入最高达32位二进制数、16个可重配置实验电平开关；3个其他用途键；4*4矩阵键盘；
◇ A/D D/A资源：ADC0809、DAC0832、含D/A与LM311构成的FPGA可控A/D设计项目模块；
◇ 扩展模块资源：CPLD/FPGA万能接口模块、外扩展IO口模块、isp单片机模块、
◇ 电机模块：直流电机、步进电机（能进行步进细分控制实验）、含闭环转速控制系统，光电脉冲计数；
◇ 高抗干扰主板：良好电磁兼容性的SX8200-J高速高密主板；
◇ 资料：详尽的光盘资料，包括配套教学课件与实验指导的课件，实验示例等。（配套教材《现代计算机组成原理》）。
注1、特别要注意一般实验系统中验证性实验及设计性实验的比例，且设计性实验的实现与现代电子技术的相关度。有的计算机组成实验系统虽也含有FPGA，但其给出的实验并不能将整个CPU、计算机模块，或嵌入式系统等装进单一FPGA中，无法形成SOC，故仍属传统验证性组成原理实验设备。
注2、现代计算机组成原理实验室建立，康芯负责全部培训：包括EDA基础、VHDL、QuartusII应用，SOPC、计算机模块/CPU设计，IP核应用等。

★ 完成五大类实验项目

一、计算机组成原理与计算机体系结构类：

◇ 算术运算器、ROM、单双口RAM、FIFO、FPGA外部RAM/Flash存储器实验；

◇ 微控制器时序电路、乘法累加器设计、程序计数器与地址寄存器；

◇ 微控制器设计、总线控制器、锁相环应用、嵌入式逻辑分析仪应用等；

◇ 8位微程序控制的模型计算机的设计与实现。包括CPU设计，硬件指令设计，软硬件联合开发等；

◇ 基于FPGA的片上系统（SOC）的MCS-51单片机IP核实验与设计

◇ 基于状态机的完整16位CPU设计。包括CPU设计，硬件指令设计，软硬件联合开发，SOC实现等；

◇ 基于流水线构架的16位RISC CPU设计及计算机体系结构相关实验；

◇ 基于FPGA的片上系统32位OPEN RISC软核嵌入式系统软硬件设计；

◇ 计算机系统创新设计与实验。

二、硬件描述语言HDL与EDA/SOPC技术类实验和设计。如移位相加硬件乘法器设计、用流水线技术设计高速数字相关器、线性反馈移位寄存器设计、VGA图像显示控制器设计、直接数字式频率合成器设计等实验。

三、基于单片FPGA的8086/8088 CPU核，8253/8254 IP核（定时器）；8250 IP核（UART串行通信）；8237 IP核（DMA控制器）；8259 IP核（可编程中断控制器），锁相环核等经典IBM计算机系统设计。由于8086/8088核的全兼容性，传统微机原理及微机接口实验中的C和8086汇编程序都能直接由该核运行，完成基于EDA技术的微机原理及微机接口方面的部分实验。

四、全国大学生电子设计竞赛培训及开发。能承担大学生电子设计竞赛中许多设计题目的培训任务，进一步强化计算机学生基于现代电子技术的硬件系统设计能力。

★ 实验调试途径：

◇ 时序仿真和功能仿真：基于Quartus II，可完成软硬件联合调试的Timing /Functional Simulation，延时精度小于1ns。这是传统实验模式所无法比拟的。该仿真工具将使学生更加深入地理解计算机的工作时序。

◇ 嵌入式逻辑分析仪测试：基于Quartus II，可使用嵌入式逻辑分析仪SignalTapII对CPU内部的任何信号节点和总线数据进行实时测试和观察(图13-46)，号通过实验系统配置的USB-Blaster送到PC机屏幕观察。也可软硬件同步观察。

◇ 在系统RAM/ROM测试：基于QuartusII，使用In-System Memory Content Editor对FPGA中CPU的ROM/RAM下载程序代码，并实时观察CPU运行过程中数据RAM中的内容变化，并实时编辑。这是调试CPU工作软件的一种有效方法。

◇ 利用实验系统上的（黑白或彩色）液晶屏、数码管、发光管和各类信号源等进行调试和观察。

相关产品